Utilizzo dei kit di progettazione di chiplet per aiutare a aprire la strada all’integrazione eterogenea 3D IC

Alcuni anni dopo, i primi processori sono apparsi in particolare con l’intel 4004, relativamente semplice oggi. Quindi i processori sono diventati più complessi.

L’avvento dei chipli

A seguito di una discussione su JZD e sulla discordia, mi sono detto che scrivere un articolo sui chipli sarebbe utile per il numero maggiore. E manterrebbe una traccia scritta contraria a ciò che può accadere ai JZD
Invece di scrivere un biglietto molto lungo, ho preferito il formato dell’articolo per ottenere un po ‘di più nei dettagli. Spero di essere in grado di insegnarti quali sono i chipli, perché questa tecnologia è stata creata e perché si svilupperà negli anni a venire.

• Preambolo
• Chiplet, Quésaco ?
• Aspetti economici dei chipli
• Due esempi: AMD e Intel (altera)

Preambolo

Questo articolo parla di concetti di computer, elettronici e di architettura che possono essere abbastanza avanzati per alcuni lettori. Ti offro una piccola divulgazione in questo preambolo per capire un po ‘meglio di cosa stiamo parlando.

Per i puristi, verranno fatti scorciatoie, questa divulgazione potrebbe essere in grado di contenere informazioni volontariamente imprecise per facilitare la comprensione.

Chiplet, Quésaco ?

Cominciamo con il più difficile, definiamo cos’è un chiplet !
In effetti il ​​termine chiplet è apparso negli anni ’70, ma il suo uso è rimasto principalmente negli ultimi anni, per coloro che sono interessati a processori complessi o chip elettronici come FPGA (chip le cui porte logiche interne possono essere riprogrammate). Per gli altri, in fondo alla stanza, potresti non aver mai sentito parlare di questo termine, lo rimetteremo !

Torniamo alla base di ciò che è un chip elettronico: un pezzo di silicio inciso (i famosi transistor) che è incapsulato in un caso. Con i componenti di attraversamento, piccoli fili d’oro o argento collegano le gambe del componente al pezzo di silicio. All’inizio, i chip sono costituiti da transistor incisi con risoluzioni abbastanza grossolane (rispetto ad oggi) e le funzioni erano piuttosto semplici: porte logiche, amplificatori operativi, ecc. Tuttavia, è stato già un enorme progresso in termini di miniaturizzazione !

A quel tempo i componenti avevano le gambe di attraversamento ed è necessario collegare il chip di silicio a queste gambe. È realizzato con sottili figli d’argento o oro che sono saldati tra il chip e le gambe all’interno della custodia.

Alcuni anni dopo, i primi processori sono apparsi in particolare con l’intel 4004, relativamente semplice oggi. Quindi i processori sono diventati più complessi.

Dagli anni ’70, IBM ha sviluppato componenti MCM (Multi-chodu) tra cui diversi chip di silicio in un unico caso. Ma questa tecnologia si svilupperà principalmente alla fine degli anni ’90. Possiamo notare il Pentium Pro di Intel pubblicato nel 1995. Questo processore includeva due chip di silicio: uno per il processore a rigor di termini e un altro per la memoria della cache L2 (una memoria buffer tra il processore e la RAM, molto più veloce ma molto più costosa perché incisa con il processore).

Come possiamo vedere nella foto, i due patatine hanno all’incirca le stesse dimensioni e Intel hanno offerto diverse dimensioni di cache L2. Il vantaggio di separare il processore di memoria cache era essere in grado di salvare la scala sul chip del processore offrendo dimensioni di memoria di cache diverse inserendo un chip di dimensioni diverse nel caso.

Questo tipo di componente rimane relativamente sottosviluppato, anche se IBM ha continuato a sviluppare componenti MCM. Nota il Power5 di IBM rilasciato nel 2004 che vede quattro processori esattamente con un chip di memoria della cache L3. L’interconnessione delle pulci viene eseguita all’interno della custodia.

Oggi la tecnologia si è evoluta e i chip MCM sono presenti nei prodotti di consumo con processori AMD. Qui possiamo vedere un processore EPYC 7702 (rilasciato nell’agosto 2019) composto da 9 chip di silicio interconnessi: 8 chip contenenti core e memoria della cache e un chip centrale che collega gli altri 8 e che gestisce il DDR, nonché i segnali D ‘Entrance/ Uscita (SATA, PCI Express, USB, ecc.).

Ma dimmi Jamy, cos’è un chiplet ?

Ah sì, ho derivato un po ‘
In effetti un chiplet è uno dei chip di silicio presenti in un MCM. Un chiplet è fatto per essere interconnesso con altri chipli. Sì, è relativamente semplice ma dovevi mostrare delle belle foto da capire

Tuttavia, per essere un po ‘più precisi sul significato dei chipli, l’idea non è necessariamente quella di mettere insieme diversi chips collegati. C’è anche una nozione di chip generico che può essere riutilizzato e non dedicato a un particolare riferimento al processore.

Aspetti economici dei chipli

Dopo questa introduzione durante l’immagine, comprendiamo ora perché i chipli si svilupperanno in futuro. Per fare ciò, è necessario tornare al processo di produzione di pulci elettroniche.

Sedersi comodamente in una poltrona perché il viaggio dalla spiaggia sabbiosa sarà lungo

Non aspettare !
Trascorreremo tutta la parte della produzione di silicio. Ciò che ci interesserà è la distribuzione delle pulci (morire) sulla torta al silicio (wafer) e in particolare l’evoluzione della resa con l’aumento della finezza di incisione.

Ma prima di questo aspetto della resa, dobbiamo parlare della dimensione fisica massima di un dado. In effetti, su un pancake al silicio lo stesso design di un chip si ripete più volte (decine o addirittura cento volte). L’impressione di questo design viene eseguita otticamente tramite luce ultravioletta. Tuttavia c’è un intero set di lenti e meccanismi ottici che impediscono l’incisione di un singolo dado sull’intera torta di silicio.
Più complichiamo le pulci, più vogliamo mettere i transistor, quindi dobbiamo aumentare le dimensioni del chip o aumentare la delicatezza dell’incisione per adattarsi a più transistor nella stessa superficie. Ma ci sono anche altri vincoli e limiti.

Questo è il motivo per cui il principio del chiplet è interessante bypassare questi limiti: usa diversi piccoli chip di silicum collegati insieme per creare un chip più complesso ma impossibile da incidere in modo monolitico.

Ora torniamo alla resa (prodotto in inglese). Innanzitutto, i wafer sono di forma rotonda e vogliamo incisione con chip rettangolare. L’intero silicio non viene utilizzato. Ma più piccoli sono muore ai bordi e più possiamo avere un tempo intero. È lo stesso principio dell’aliasing in un videogioco: più i pixel sono usati per formare una forma rotonda sono piccoli e meno ci rendiamo conto del nicking.

Nell’esempio sopra, se riportiamo le stampi parziali sul numero totale di matrici (bene e pregiudizi) otteniamo un rapporto di 13.8 % nel caso di stampi di 5 × 5 mm e 3.6 % nel caso di 1 × 1 mm. Più piccolo è il dado, più i dado validi possono avere sui bordi, il che aumenta la resa.
Puoi anche creare una grande miscela di dapi al centro del wafer e utilizzare stampi più piccoli ai bordi per ottimizzare la resa a causa dell’aliasing.

Dì Jamy, perché usiamo i wafer rotondi per fare le pulci rettangolari ?
Bene, è a causa del metodo per creare silicio chiamato processo Czochralski che dà silicio sotto forma di cilindri, tagliato a fette molto belle per dare wafer.

In secondo luogo, la resa è influenzata dai difetti che possono apparire sul wafer. Puoi pensare ai chicchi di polvere che cadono sul wafer.

Ho ripreso l’esempio precedente aggiungendo una densità di guasto di 0.5 per cm². Ora confronta il Produzione di resa che corrisponde al rapporto tra il numero di stampi funzionali e il numero totale di prodotti prodotti. Nel caso di un dado da 5 × 5 mm, la resa è 88.4 % mentre con sedi da 1 × 1 mm, la resa è 99.5 %.

È quindi doppiamente interessante avere piccoli stampi per ottimizzare la produzione di pulci elettroniche. Tuttavia, tagliare un chip complesso in diversi chip più piccoli richiede la comunicazione di questi diversi chip tra di loro, dobbiamo quindi aggiungere elementi di comunicazione che arrivano a occupare spazio aggiuntivo e utilizzare l’energia aggiuntiva.

Inoltre, l’uso di chipli può consentire di utilizzare stampi di diversa finezza di incisione in base alle funzioni che consentono di modulare i costi del chip finale con le prestazioni.

Infine, un altro aspetto economico da vedere è la complessità dello sviluppo di nuove caratteristiche. Ciò tende ad avere società specializzate (o almeno start-up all’inizio) che offrono blocchi di proprietà intellettuale (funzioni) pronti all’uso. Ad esempio, un produttore del processore sarà in grado di concentrarsi sullo sviluppo del processore stesso durante l’acquisto di stampi per funzioni come controller PCI Express, USB o DDR.

Per facilitare l’interoperabilità dei chipli provenienti da diversi produttori, i principali attori come Intel, AMD, ARM, Qualcomm, Samsung o TSMC hanno creato uno standard di comunicazione tra Chipplets, UCIE (Universal Chiplet Interconnect Express).

Due esempi: AMD e Intel (altera)

AMD Epyc

Oggi sempre più processori usano questa tecnica di chipli. AMD usa i chipli dalla prima generazione di processori EPYC, in cui i diversi cuori sono collegati insieme dalTessuto a infinito.

La prima generazione di processori EPYC ha visto una serie di stampi che potrebbero essere equiparati a processori completi collegati insieme dalTessuto a infinito Per formare il processore finale. I chipli erano quindi una specie di piccolo processore autonomo: ogni dado gestiva le sue voci/output e aveva il suo controller DDR.
Questi muore, o meglio i chipli, ne hanno due Core Calcola complesso (CCX, un set di quattro core con memoria della cache) e un controller DDR, gestisce input/output (per esempio PCI Express) e ha moduli di comunicazione per ilTessuto a infinito.

Piccola sottigliezza, ci sono sempre quattro chipli su un Epyc di prima generazione. Per variare il numero di cuori, AMD disattiva i cuori all’interno di CCX. Ad esempio per avere 24 core, CCX ha solo 3 core attivi

Questa prima generazione ha quindi usato il principio dei chipli come una sorta di copia/incollata di stampi invece di sviluppare un grande dado monolitico.

Per la seconda generazione, AMD spinge un po ‘più lontano il concetto. In effetti, i CCX sono ora indipendenti, raggruppati in coppia all’interno di a Core Calcola Die (CCD) collegato da Tessuto a infinito a un dado che gestisce il DDR e le voci/uscite chiamate I/O muori (IOD).
AMD sfrutta completamente questa maggiore separazione dalle funzioni. In effetti il ​​CCD è inciso in 7 nm mentre l’IOD è inciso in 14 nm.

Sotto una presentazione AMD che riassume il passaggio in chiplet dei processori EPYC.

Intel FPGA (altera)

I processori Intel sono sempre chip monolitici tranne alcune eccezioni come potremmo vedere all’inizio di questo articolo. Tuttavia nel settore Intel FPGA (riconfigurabile FPGA) utilizza chipli per l’ultima generazione, Agilex.
Questi chipli riguardano principalmente il tipo di transcense utilizzato (collegamenti veloci) e sono chiamati Piastrelle. Se Intel offre intervalli predefiniti da queste piastrelle, deve essere possibile avere chip personalizzati per le tue esigenze.
Le piastrelle sono divise per la massima velocità dei ricetrasmettitori e i protocolli supportati (Ethernet, PCI Express, ecc.): 16G per P, 28g per H, 32G per R, ecc.
Intel evoca anche per il futuro la possibilità di connettere chipli personalizzati che fornirebbero ulteriori funzioni. Attualmente le aziende hanno rilasciato un chiplet ADC/DAC (Jariett Technologies) e un’altra connessione ottica (Ayar Labs).

Finalmente non dobbiamo credere che neanche i chips monolitico sono morti. Hanno sempre vantaggi, specialmente in termini di comunicazione interna e latenza, che possono essere fondamentali per alcune applicazioni che richiedono chip di grandi dimensioni.
Questo è il caso di Broadcom e i suoi chip da 400G Switch la cui scelta è spiegata dal designer in questo video: https: // www.Youtube.Com/orologio?V = b-cogmbaug4

Spero che questo articolo abbia di più per te e ti abbia permesso di sapere qualcosa di più sulla produzione di chip attuali. Ho cercato di diffondere un argomento complesso, spero anche di essere stato in grado di tenerti dopo il primo paragrafo
Non esitare a lasciare un commento se alcuni punti rimangono criptici per te, cercherò di fornire dettagli.

6 commenti

Questa risposta è stata utile

Ottimo articolo, grazie @ zeql !

“Lanciami ai lupi e restituirò il branco.” – Seneca

Questa risposta è stata utile

Mi chiedevo quanto l’avvento dei chipli fosse in grado di considerare una certa evoluzione nell’hardware (anche Grado di consumo Quello Grado di server) in futuro, o addirittura un cambio di paradigma sul modo in cui progettiamo macchine in generale e ottimali.

Alcuni sistemi ben integrati (specialmente su Apple) non si basano esclusivamente su una CPU “classica” molto efficiente, ma anche su diversi chip ausiliari specializzati che scaricano le CPU generaliste. In un sistema limitato come smartphone, possiamo trovare chip di transcodifica H265, unità di calcolo per AI (Motore neurale di mela) e ovviamente la classica unità grafica.

Afferro quindi il diagramma di AMD Epyc della seconda generazione e mi chiedo se i chipli sarebbero un modo semplice per produrre praticabili commercialmente e industrialmente dalle unità complete che imbarcano diversi chip specializzati per ottenere prestazioni ottimali su alcune attività. Ad esempio, un’unità potrebbe fornire CCD classici, ma anche un DSP, una GPU, Transco H265/AV1/VP9/…, un chip per fare eventi avversi, ecc. e collegarlo attraverso la produzione di iod/infinito. Ogni produttore di macchine/server potrebbe quindi comporre la sua unità finale pronta per l’uso essendo composto da solo e senza costi di industrializzazione di R&D/Faramineurous.

Mi ricorda il concetto di APU, ma non so se esiste un rapporto.

Questa risposta è stata utile

Mi chiedevo quanto l’avvento dei chipli fosse in grado di considerare una certa evoluzione nell’hardware (anche Grado di consumo Quello Grado di server) in futuro, o addirittura un cambio di paradigma sul modo in cui progettiamo macchine in generale e ottimali.

Alcuni sistemi ben integrati (specialmente su Apple) non si basano esclusivamente su una CPU “classica” molto efficiente, ma anche su diversi chip ausiliari specializzati che scaricano le CPU generaliste. In un sistema limitato come smartphone, possiamo trovare chip di transcodifica H265, unità di calcolo per AI (Motore neurale di mela) e ovviamente la classica unità grafica.

Afferro quindi il diagramma di AMD Epyc della seconda generazione e mi chiedo se i chipli sarebbero un modo semplice per produrre praticabili commercialmente e industrialmente dalle unità complete che imbarcano diversi chip specializzati per ottenere prestazioni ottimali su alcune attività. Ad esempio, un’unità potrebbe fornire CCD classici, ma anche un DSP, una GPU, Transco H265/AV1/VP9/…, un chip per fare eventi avversi, ecc. e collegarlo attraverso la produzione di iod/infinito. Ogni produttore di macchine/server potrebbe quindi comporre la sua unità finale pronta per l’uso essendo composto da solo e senza costi di industrializzazione di R&D/Faramineurous.

Mi ricorda il concetto di APU, ma non so se esiste un rapporto.

Quindi dovresti sapere che un chip viene spesso eseguito con IP (proprietà intellettuale): una funzione venduta abbastanza pronta a livello di “transistor” ma che deve essere integrata nel suo design.
Un esempio classico è un controller DDR3 on -board microcontroller. Il produttore del microcontrollore non padroneggia necessariamente il DDR3 e non ha le competenze, il tempo (né il desiderio) di creare un controller DDR3. Quindi acquista un IP da un controller e lo integra nel suo design.

Devi riuscire a vedere la differenza tra la possibilità di un IP e un chiplet. Per me il chiplet è lì per venire a portare una o più funzionalità avanzate e che hanno già superato i test dell’incisione, quindi un ulteriore passo nel design. Ma rimane il problema di testare il terreno completo con tutti i chipli. Quindi non possiamo creare centinaia di varianti come un Lego. Ci vuole un minimo di realtà economica.
Ma sì, per un certo volume possiamo creare prese à la carte.

Il grande vantaggio è dal lato della produzione del chip: se un IP può essere rifiutato per una diversa finezza di incisione, un chiplet a vantaggio di essere in grado di essere sempre inciso nella sua finezza iniziale (se è sufficiente) quando altri chip possono essere migliorato con l’incisione più piccola.

Questa risposta è stata utile

Inoltre ho pensato che i chipli potessero essere usati in un design modulare. Prendi un design con 4 patatine, le pulci con difetti sono distribuite durante la produzione e quelle con 3 patatine che funzionano su 4 saranno un intervallo sottostante e un po ‘più economico di quelli con i 4 che funzionano.

Che semplifica la progettazione e l’industrializzazione in relazione al funzionamento convenzionale.

Amante del software libero e distribuzione GNU/Linux Fedora. #Jesuisarius

Questa risposta è stata utile

Grazie per questo interessante mega articolo. Ti amerei troppo tempo per dettagliare ogni punto che non spieghi in tutorial per capire davvero le cose ma comunque interessante .

Utilizzo dei kit di progettazione di chiplet per aiutare a aprire la strada all’integrazione eterogenea 3D IC

Un chiplet è un dado ASIC specifico e ottimizzato per il funzionamento all’interno di un pacchetto in combinazione con altri chipli. Eterogeneo integrato (HI) comporta un dado o chiplit più intenso in chipplet System-in-Package (SIP). Questi dispositivi si sono offerti per essere considerevoli vantaggi, includevano prestazioni, potenza, area, costo e TTM.

The Chiplet Design Exchange (CDX) è costituito da venditori EDA, Chiplet
Provider/assemblatori e integratori SIP ed è un gruppo di lavoro aperto per raccomandare modelli e flussi di lavoro standardizzati per facilitare un ecosistema di chiplet. Questo webinar riassume i kit di design del chiplet (CDKS) per aiutare a standardizzare 2.5d e 3.Progetti d ic per creare un ecosistema aperto.

Costruire un ecosistema per il successo 2.Integrazione del modello di chiplet 5D e 3D

Simile a un processo SOC, è necessario un ecosistema per i chipplet. Key Abilita per l’adozione generale del mercato e l’implementazione di progetti basati su chiplet inclusi:

• Tecnologia: 2.5 d Interposizione e processi di produzione e assemblaggio 3D impilati
• IP: modelli di chiplet standardizzati
• Flussi di lavoro: flussi di design EDA e regole PDK, CDK, DRM e assemblaggio
• Modelli di business: marketplace di chiplet

Il focus iniziale del CDX è 2.Modelli di chiplet basati su interponi 5D con 3D da seguire. Scopri di più su questi sforzi nel webinar.

Il Chiplet Design Exchange (CDX) è costituito da fornitori EDA, provider/assemblatori di chiplet e integratori SIP ed è un gruppo di lavoro aperto per raccomandare modelli di chiplet standardizzati e flussi di lavoro per facilitare un ecosistema di chiplet. Questo webinar riassume i kit di design del chiplet (CDKS) per aiutare a standardizzare 2.5d e 3.Progetti d ic per creare un ecosistema aperto.

Costruire un ecosistema per il successo 2.Integrazione del modello di chiplet 5D e 3D

Simile a un processo SOC, è necessario un ecosistema per i chipplet. Key Abilita per l’adozione generale del mercato e l’implementazione di progetti basati su chiplet inclusi:

• Tecnologia: 2.5 d Interposizione e processi di produzione e assemblaggio 3D impilati
• IP: modelli di chiplet standardizzati
• Flussi di lavoro: flussi di design EDA e regole PDK, CDK, DRM e assemblaggio
• Modelli di business: marketplace di chiplet

Il focus iniziale del CDX è 2.Modelli di chiplet basati su interponi 5D con 3D da seguire. Scopri di più su questi sforzi nel webinar.

L’immagine trapelata rivela un design ambizioso di chiplet per la GPU AMD Radeon

L’immagine trapelata rivela un design ambizioso di chiplet per la GPU AMD Radeon

• di
• Nelle notizie
• il 16 agosto 2023

È emersa un’immagine trapelata, rivelando un design GPU con chipli Radeon, presumibilmente da un progetto cancellato del Navi 4C Chip 4C. Il design presente tra 13 e 20 diversi chiplit su una singola GPU, testimoniando l’ambizioso approccio AMD. Questo design più complesso di chiplet differisce dal silicio Navi 31 attualmente utilizzato nel Radeon RX 7900 XTX. Mentre la precedente iterazione della GPU è stata considerata una prima generazione, non ha usato un vero design di chiplet come i recenti processori Ryzen di AMD. Tuttavia, la concezione di Navi 4c divulgata rappresenta un progresso significativo, poiché incorpora diversi chipli di calcolo, nonché chipli I/O distinti, su un singolo substrato. L’immagine trapelata presenta 13 chipli, con la possibilità di chip di controller di memoria aggiuntivi non visualizzati sull’immagine.

Per confermare l’autenticità dell’immagine, è evidente un brevetto rilevante del 2021 che discute il concetto di modularità nei processori paralleli. I modelli di brevetto assomigliano da vicino al design mostrato nell’immagine trapelata, anche suggerendo la possibilità di più chipli sull’altro lato della tazza trasversale.

Sfortunatamente, la progettazione della GPU presentata nell’immagine trapelata è stata annullata. Ciò concorda con le recenti relazioni che suggeriscono che l’accento di AMD per la prossima generazione di GPU sarà sui chip monolitici Navi 43 e Navi 44 destinati al pubblico, piuttosto che su componenti ad alta end. Tuttavia, si ipotizza che AMD reindirizza i suoi sforzi allo sviluppo di una GPU composta da diversi chipli di calcolo per il segmento ad alta end della sua gamma futura di schede grafiche, potenzialmente con RDNA 5.

Sebbene la realizzazione di diversi chipli di calcolo per la grafica di gioco sia più complessa che per i tradizionali calcoli della CPU, la decisione di AMD di superare gli ostacoli di progettazione ora e lavorare su una soluzione migliore per RDNA 5 è percepita come un passaggio positivo. Sarebbe stato vantaggioso per AMD avere un piano di salvataggio, come un nuovo nodo per una versione migliorata di Navi 31.